摘要：本實用新型涉及一種基于協(xié)處理器的重復數(shù)據(jù)刪除系統(tǒng)，屬于重復數(shù)據(jù)刪除領域。本實用新型包括：CPU、協(xié)處理器模塊、DRAM、存儲設備；協(xié)處理器模塊內(nèi)部的命令處理模塊、特征值計算模塊、查詢模塊和信息反饋模塊依次通過數(shù)據(jù)線連接；CPU通過數(shù)據(jù)線同時連接協(xié)處理器模塊的命令處理模塊和信息反饋模塊，CPU、協(xié)處理器模塊的命令處理模塊和查找模塊同時通過數(shù)據(jù)線連接DRAM；DRAM連接一個或并聯(lián)多個的存儲設備，且DRAM通過數(shù)據(jù)線同時與每個存儲設備的數(shù)據(jù)存儲區(qū)和Hash庫連接。本實用新型結(jié)構簡單，采用廉價的協(xié)處理模塊代替CPU進行大量重復性復雜計算，有效的提高了CPU的計算速度，從而滿足系統(tǒng)需求。
- 專利類型實用新型
- 申請人北京同有飛驥科技股份有限公司;
- 發(fā)明人劉靖宇;周澤湘;武志民;孫志卓;譚毓安;何廣韜;
- 地址100081 北京市海淀區(qū)中關村南大街36號湖北大廈18層
- 申請?zhí)?/b>CN201020537083.5
- 申請時間2010年09月21日
- 申請公布號CN201804331U
- 申請公布時間2011年04月20日
- 分類號G06F15/167(2006.01)I;G06F9/50(2006.01)I;
教育裝備采購網(wǎng)企業(yè)微信客服
京公網(wǎng)安備11010802043465號
