計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)都是大學(xué)計(jì)算機(jī)系的重要課程。TEC-CA開(kāi)放式CPU實(shí)驗(yàn)教學(xué)系統(tǒng)由清華大學(xué)科教儀器廠、清華大學(xué)計(jì)算機(jī)系聯(lián)合研制?？捎糜诒究?、碩士研究生的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程教學(xué)實(shí)驗(yàn)。TEC-CA的優(yōu)點(diǎn)是開(kāi)放式CPU設(shè)計(jì)和測(cè)試，能完成計(jì)算機(jī)組成原理和系統(tǒng)結(jié)構(gòu)的實(shí)驗(yàn)，同時(shí)也可用于學(xué)生的課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)。是培養(yǎng)學(xué)生的創(chuàng)新精神和實(shí)踐能力、提高大學(xué)計(jì)算機(jī)教學(xué)質(zhì)量的實(shí)驗(yàn)設(shè)備。
▲ 主要技術(shù)指標(biāo)
1. 實(shí)驗(yàn)系統(tǒng)主要由PC監(jiān)控系統(tǒng)，外部程序存儲(chǔ)器，F(xiàn)PGA及其相關(guān)下載電路，以及控制電路組成。
2. 16位CPU基本指令系統(tǒng)支持多種尋址方式。用戶可按照需要自行設(shè)計(jì)CPU指令系統(tǒng)，從而實(shí)現(xiàn)指令系統(tǒng)和CPU系統(tǒng)結(jié)構(gòu)的可變性。
3. 調(diào)試軟件DebugController能夠按一個(gè)時(shí)鐘脈沖、半個(gè)時(shí)鐘和連續(xù)運(yùn)行三種方式調(diào)試CPU測(cè)試程序，能夠監(jiān)測(cè)CPU內(nèi)部的所有信號(hào)和數(shù)據(jù)。
4. 外部存儲(chǔ)器由兩片HM6116器件并聯(lián)構(gòu)成2K X 16位的存儲(chǔ)器。
5. TEC-CA的FPGA（CPU）采用Altera公司cyclone系列的EP1C6或者EP1C12。
6. 三種調(diào)試模式：FPGA-CPU獨(dú)立調(diào)試模式、FPGA-CPU附加外部RAM運(yùn)行模式和單片機(jī)控制FPGA-CPU調(diào)試運(yùn)行模式。
7. 機(jī)器字長(zhǎng)16位, 即數(shù)據(jù)總線、地址總線均是16位。
▲ 計(jì)算機(jī)組成原理實(shí)驗(yàn)
1． 編碼實(shí)驗(yàn)：Hamming碼，CRC碼，BCD碼的加法。
2． 運(yùn)算器部件實(shí)驗(yàn)：移位器，加法器，乘法器，除法器。
3． 時(shí)序部件
4． 實(shí)驗(yàn)CPU：通用寄存器組部件，算術(shù)邏輯部件，指令譯碼器，存儲(chǔ)器部件，
CPU調(diào)試，微程序控制器。
5． EP1C6（EP1C12）內(nèi)部存儲(chǔ)器（RAM、ROM和FIFO）實(shí)驗(yàn)
▲ 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基本實(shí)驗(yàn)
1． CPU設(shè)計(jì)和調(diào)試：無(wú)流水無(wú)cache，多級(jí)流水，多級(jí)流水和cache，具有cache的超標(biāo)量CPU
▲ 配套教材
開(kāi)放式實(shí)驗(yàn)CPU設(shè)計(jì) 湯志忠 楊春武編著 清華大學(xué)出版社出版
提出自主創(chuàng)新戰(zhàn)略，“十一五”時(shí)期我國(guó)教育發(fā)展的目標(biāo)之一是以培養(yǎng)學(xué)生創(chuàng)新精神和實(shí)踐能力為重點(diǎn)，著力提高高等教育質(zhì)量。本世紀(jì)初，計(jì)算機(jī)組成原理實(shí)驗(yàn)設(shè)備能夠進(jìn)行控制器的設(shè)計(jì)和實(shí)驗(yàn)，現(xiàn)在進(jìn)入了學(xué)生設(shè)計(jì)CPU時(shí)代。本書(shū)就是根據(jù)這個(gè)目標(biāo)編寫(xiě)的，是“十一五”規(guī)劃教材。本書(shū)的第1章《VHDL語(yǔ)言設(shè)計(jì)入門》不面面俱到，寫(xiě)成技術(shù)手冊(cè)，而是根據(jù)初學(xué)者的實(shí)際情況，從使用入手，通過(guò)大量實(shí)例，集中講解4個(gè)VHDL語(yǔ)句（信號(hào)賦值語(yǔ)句、if語(yǔ)句、process語(yǔ)句和case語(yǔ)句）、設(shè)計(jì)實(shí)體和層次結(jié)構(gòu)設(shè)計(jì)，破除VHDL語(yǔ)言神秘、難學(xué)的錯(cuò)誤觀念。第2章《實(shí)驗(yàn)CPU》以1個(gè)具有15條指令的實(shí)驗(yàn)CPU設(shè)計(jì)實(shí)例，詳細(xì)講解了實(shí)驗(yàn)CPU的源代碼和設(shè)計(jì)指導(dǎo)思想，破除學(xué)生不能設(shè)計(jì)CPU的迷信。第3章介紹了Quartus Ⅱ的基本使用方法。第4章和第5章介紹了實(shí)驗(yàn)設(shè)備TEC-CA-Ⅰ和調(diào)試軟件DebugController。第6章以實(shí)驗(yàn)CPU為中心，進(jìn)行實(shí)驗(yàn)CPU各組成部分的設(shè)計(jì)和實(shí)驗(yàn)。第7章是系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)，提供了4個(gè)CPU（無(wú)流水無(wú)cache，多級(jí)流水，多級(jí)流水和cache，具有cache的超標(biāo)量CPU）的設(shè)計(jì)方案。本書(shū)不是純理論性的，它以理論和實(shí)踐相結(jié)合的方法講解實(shí)驗(yàn)CPU的設(shè)計(jì)和實(shí)驗(yàn)。
▲ 本實(shí)驗(yàn)設(shè)備已獲得實(shí)用新型。號(hào)：ZL 2005 2 0119057.X。
本實(shí)驗(yàn)設(shè)備已申請(qǐng)發(fā)明。申請(qǐng)?zhí)枺?00510102976.0。
▲ 推薦教材
教材：《計(jì)算機(jī)組成與設(shè)計(jì)》 王誠(chéng)
《并行計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》 白中英、楊旭東
《計(jì)算機(jī)組成與結(jié)構(gòu)》 王愛(ài)英
《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》 鄭緯民、湯志忠
