摘要：本發(fā)明提供芯片互連背板及其分段階梯阻抗設(shè)計方法。芯片互連背板包括：第一插件板、第一背板連接器、第二插件板、第二背板連接器、以及背板母板。第一插件板通過第一背板連接器轉(zhuǎn)接到背板母板。第二插件板通過第二背板連接器轉(zhuǎn)接到背板母板。將第一插件板的第一芯片的第一安裝位置至與第一背板連接器的第一連接位置之間的差分印制線，劃分成多個第一插件板印制線段；并且從第一安裝位置向第一連接位置的方向依次減小多個第一插件板印制線段的阻抗。將第二插件板的第二芯片的安裝位置至與第二背板連接器的連接位置之間的差分印制線，劃分成多個第二插件板印制線段；并且從第二安裝位置向第二連接位置的方向依次減小多個第二插件板印制線段的阻抗。
- 專利類型發(fā)明專利
- 申請人無錫江南計算技術(shù)研究所;
- 發(fā)明人高劍剛;鄭浩;金利峰;李川;胡晉;賈福楨;
- 地址214083 江蘇省無錫市濱湖區(qū)軍東新村030號
- 申請?zhí)?/b>CN201210324820.7
- 申請時間2012年09月05日
- 申請公布號CN102821575B
- 申請公布時間2014年12月24日
- 分類號H05K7/10(2006.01)I;
教育裝備采購網(wǎng)企業(yè)微信客服
京公網(wǎng)安備11010802043465號
